|
|
Sebbene molto utili, le memorie ROM hanno il difetto di prevedere una linea della sezione AND (quella di sinistra) per ogni mintermine degli n ingressi, quindi una sezione AND di dimensioni 2n che tende pertanto a “esplodere” all’aumentare di n. Questo impedisce la realizzazione di dispositivi con un numero troppo elevato di ingressi. Per ovviare a questo problema, sono nati dispositivi che si differenziano dalle ROM poiché dispongono di una sezione AND dotata di un numero di linee molto minore di 2n. Fra le varianti più significative di questi dispositivi ricordiamo PLA e PAL.
PLA
Questi dispositivi si differenziano dalle ROM poiché dispongono di una sezione AND dotata di un numero di linee molto minore di 2n. Questi in qunato anche la sezione AND è programmabile (con tecnologia a fusibile tipo PROM) nel senso che le linee disponibili possono essere collegate in modo da realizzare non solo mintermini ma anche implicanti degli n ingressi. Con una tecnica di ottimizzazione che ricerchi gli implicanti comuni alle m funzioni degli stessi n ingressi, una PLA consente dunque di ottenere sintesi anche complesse senza ricorrere a numeri improponibili di linee di prodotto nella sezione AND. Il difetto delle PLA, che ne ha decretato praticamente la scomparsa, è legato alla doppia programmabilità interna: dovendo infatti personalizzare sia la sezione AND (per costruire gli implicanti necessari) sia la sezione OR (per sommarli opportunamente) si rende il dispositivo intrinsecamente lento, poiché ogni variazione degli ingressi deve attraversare due livelli di contatti programmabili (quindi due livelli di fusibili) prima di influire sulle uscite. Sono infatti nate come alternativa le PAL.
PAL
PAL (Programmable Array Logic), al contrario delle PLA non prevedono programmabilità della sezione OR, bensì solo della sezione AND. In altre parole, in tali dispositivi le linee prodotto uscenti dalla sezione AND sono divise in m gruppi, e ogni gruppo viene collegato in OR a una linea di uscita dalla sezione OR.
Lo schema riportato sopra rappresenta una PAL P14H8. Si noti che la sigla della PAL indica il numero di ingressi (14), il numero di uscite (8), il fatto che le uscite siano attive a tensione alta (polarità H da High). Ogni linea di ingresso (i piedini 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 13, 14, 23) è collegata, diritta e negata, a due linee verticali nello schema. Ogni linea verticale può essere collegata a una delle linee orizzontali di prodotto. Per effettuare tale collegamento, si deve lasciare intatto il fusibile corrispondente (fase di programmazione della PAL). Le uscite (i piedini 15, 16, 17, 18, 19, 20, 21, 22) sono l’OR di 8 gruppi di linee prodotto: 2 da 4 linee ciascuno, 6 da 2 linee ciascuno. In questo caso ogni ingresso deve attraversare un solo livello di contatti programmabili (nella sezione AND) prima di raggiungere le uscite, con ovvi vantaggi in termini di velocità rispetto a una PLA. Il successo delle PAL ha portato a un progressivo incremento delle loro possibilità e della loro dotazione interna. Esistono infatti tutt’oggi diverse varianti delle PAL, come per esempio PAL dette registered e PAL nelle quali sono presenti bistabili per la realizzazione di reti sequenziali.
Tutto quanto riportato in questa pagina è a puro scopo informativo personale. Se non ti trovi in accordo con quanto riportato nella pagina, vuoi fare delle precisazioni, vuoi fare delle aggiunte o hai delle proposte e dei consigli da dare, puoi farlo mandando un email. Ogni indicazione è fondamentale per la continua crescita del sito.