Appunicri HTML

Percorso di Architettura e Reti Logiche

Prima di analizare il seguente argomento sarebbe utile sapere:

Rappresentazione dei dati

Digitale

Codifica dei dati

Codifica binaria

Algebra di Boole

Porte logiche

Ora per una più semplice comprensione dell'argomento si consiglia di seguire il seguente percorso:

Reti Logiche

Reti combinatorie

Sintesi di reti combinatorie

Minimizzazione di reti combinatorie

Mappe di Karnaugh

Minimizzazione di reti combinatore con mappe di Karnaugh

Minimizzazione con mappe di Karnaugh di reti comb. con 5 o 6 ingressi

Reti combinatorie non completamente specificate

Alee statiche e dinamiche

Reti sequenziali

Bistabili

Analisi di reti sequenziali

Sintesi di reti sequenziali

Reti sequenziali sincrone

Sintesi di reti sequenziali sincrone

Introduzione alle architetture complesse

Decoder

Multiplexer

Registri, contatori (counter) e Registri a scorrimento (shift register)

Componenti configurabili: memorie ROM, PLA e PAL























































Tutto quanto riportato in questa pagina è a puro scopo informativo personale. Se non ti trovi in accordo con quanto riportato nella pagina, vuoi fare delle precisazioni, vuoi fare delle aggiunte o hai delle proposte e dei consigli da dare, puoi farlo mandando un email. Ogni indicazione è fondamentale per la continua crescita del sito.